- note interne : LHCb_2004_065(doc)(pdf)(page complete EDMS)
- vues de principe: principe.ppt
- carte en mode O-Rx: fichier binaire pour l'eeprom - PGC_in_O_Rx_mode.pof
- carte en mode O-Rx: fichier binaire pour le FPGA - PGC_in_O_Rx_mode.sof
- carte en mode A-Rx: fichier binaire pour l'eeprom - PGC_in_A_Rx_mode.pof
- carte en mode A-Rx: fichier binaire pour le FPGA - PGC_in_A_Rx_mode.sof
manuel d'utilisation:
- pilotage des fonctions par le bus I2C: Configuration_de_la_carte_de_test.pdf
- developpement VHDL des fonctions: Structure_du_programme.pdf
- mise au point de la carte (acces restreint au LAPP): Test_de_la_Pattern_Generation_Card.pdf, doc
rapport de stage (devant jury):
- rapport ecrit: rapport_de_stage_Nicolas_Letendre.pdf
- presentation orale(20mn): rapport_pfe.pdf
- presentation orale anglaise(5mn): pfe_report.pdf
page mise à jour par C.D. le 11 Aout 2004fichiers de fabrication (CADENCE):
schématique (par "concept" de CADENCE):
- vue du dessus de la carte: Cablage_top.pdf
- vue du dessous de la carte: Cablage_bottom.pdf
- nomenclature: composant_new_mezza.pdf
données CAO:
- routage sur allegro: pattern_generator_layout_allegro.zip
- netlistes pour boundary scan (*.dat): pattern_generator_files_for_boundary_scan.zip
|
||||
Tel : (33) (0)4 50 09 16 00 -- Fax : (33) (0)4 50 27 94 95 n° TVA intracommunautaire FR 40180089013/ETP.CNRS |